

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-145753

(43)Date of publication of application: 29.06.1987

(51)Int.Cl.

H01L 23/28 H01L 23/34

(21)Application number: 60-287346

(71)Applicant : DAIICHI SEIKO KK

(22)Date of filing:

(72)Inventor: KONISHI AKIRA

WAKANO TERUO


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


19.12.1985

(57)Abstract:

PURPOSE: To reduce the thickness, to enhance the density, to decrease the cost and to increase the number of pins of a semiconductor device by sealing and integrating a circuit substrate, the bases of input/output pins engaged fixedly with the substrate and the peripheral edge of a heat sink plate disposed on the substrate in a resin sheath.

CONSTITUTION: The heads 2a of stepped external connection input/output pins 2 are inserted into pinholes 9 of a substrate 1 formed with a wiring circuit 8 on an insulating substrate body 7, the body 7 and the circuit 8 are held between the heads 2a and the steps 2b, the pins 2 are fixed to the substrate 1 and electrically connected with the circuit 8. Then, the substrate 1 is set in a cavity 23 of a lower mold 21, a heat sink plate 3 is set to cover the hole 6 of the substrate 1, and an upper mold 24 is moved down to close the molds. Then, heat resistant resin is injected from a gate 26 into the cavity 23 of the mold, sealed and molded. Then, a plug-in







package is removed from the molds, a semiconductor element is mounted on the plate 3 through the hole 6 of the substrate 1 exposed in the recess 4a of a sheath 4, the external connection terminals are connected with the circuits 8 to compete a semiconductor device.



(12) 发明专利申请公开说明书

(51) Int.Cl.⁴
H01N 23/02
H01N 23/12

(11) CN 86 1 05249 A

[43]公开日 1987年2月11日

(21)申请号 86 1 05249

(22)申请日 86.8.16

(30)优先权

(32)85. 8.16 (33)日本 (31)180901 / 1985

(32)85. 8.16 (33)日本 (31)180902 / 1985

(32)85.12.19 (33)日本 (31)287346 / 1985

(71)申请人 第一精工株式会社

地址 日本京都府京都市伏见区桃山町根来

12 - 4

(72)发明人 小西昭 若野辉男

[74]专利代理机构 中国专利代理有限公司 代理人 肖春来

[54]发明名称 半导体器件及其制造

(57)摘要

一种半导体器件,其中有一或多个半导体芯片 装进插入式封装里。封装要和印刷接线基片、引线的 头部和为附连半导体芯片的散热装置一起横制成封 装的整体部分。散热装置的一个表面要在封装的一 个底面露出来,并且要将半导体芯片装在面向着基 片切口的散热装置的其他表面上。 图9 从图8 X-X线取出的放大截面图,

图10是图8半导体模制件的局部放大图,其中有基片和装入的散热装置,

- 图11是体现本发明的另一形式的半导体器件的横截面图,
- 图12 仍然是体现本发明的另一形式的半导体器件的横截面图;
- 图13是本发明的半导体器件的局部放大的横截面图,
- 图1 4 是本发明的半导体器件的局部放大的横截面图,
- 图15是体现本发明的另一形式的半导体器件的透视图,局部拆开以展示其内部结构;


图16体现本发明的另一形式的半导体器件的透视图,局部拆开展示其内部结构,

参考图1至4,展示了根据本发明的半导体器件的插入式封装,它包括一块印刷接线基片1,多根引线2,附连半导体器件用的散热装置3以及封装体4,封装体与基片1、引线头部2和散热装置3一起模制以作为封装的整体部分。封装体4的上表面盖有一层防水蒸汽的阻挡材料5,例如环氧树脂或聚酰亚胺树脂以避免水蒸汽渗透入封装的内部。

如图2 所示,印刷接线基片1 包含由聚酰亚胺树脂做成的绝缘薄膜7 ,其下底面具有由导体图样8 组成的印刷接线。基片1 的中部有一切口6 和多个附连引线的通孔9 。导体图样8 有作为其中的整体部分的8a,它和通孔9 是同心圆结构并环绕通孔,以保证引线2 和导体图案之间的电气连接。

每条引线2 固定到印刷接线基片1 的做法是先把其体颈的无头端插入通孔直到套环2b与基片接触为止,然后将体颈的突出端缒打成半球形的头2a。如图1 所示,引线2 电气连接到各自的图案8 并向下伸延。

在散热装置3 的一边有作附连半导体芯片用的凹槽10, 其尺寸近似等于切口的尺寸。散热装置3 安排在基片1 的上面, 以使凹槽10面朝切






图9 从图8 X-X线取出的放大截面图;

图10是图8半导体模制件的局部放大图,其中有基片和装入的散热装置,

- 图11是体现本发明的另一形式的半导体器件的横截面图;
- 图12仍然是体现本发明的另一形式的半导体器件的横截面图,
- 图13是本发明的半导体器件的局部放大的横截面图;
- 图1 4 是本发明的半导体器件的局部放大的横截面图,
- 图15是体现本发明的另一形式的半导体器件的透视图,局部拆开以展示其内部结构;

图16体现本发明的另一形式的半导体器件的透视图,局部拆开展示其内部结构,

参考图1至4,展示了根据本发明的半导体器件的插入式封装,它包括一块印刷接线基片1,多根引线2,附连半导体器件用的散热装置3以及封装体4,封装体与基片1、引线头部2和散热装置3一起模制以作为封装的整体部分。封装体4的上表面盖有一层防水蒸汽的阻挡材料5,例如环氧树脂或聚酰亚胺树脂以避免水蒸汽渗透入封装的内部。

如图2 所示,印刷接线基片1 包含由聚酰亚胺树脂做成的绝缘薄膜7 ,其下底面具有由导体图样8 组成的印刷接线。基片1 的中部有一切口6 和多个附连引线的通孔9 。导体图样8 有作为其中的整体部分的8a,它和通孔9 是同心圆结构并环绕通孔,以保证引线2 和导体图案之间的电气连接。

每条引线2 固定到印刷接线基片1 的做法是先把其体颈的无头端插入通孔直到套环2b与基片接触为止,然后将体颈的突出端缝打成半球形的头2a。如图1 所示、引线2 电气连接到各自的图案8 并向下伸延。

在散热装置3的一边有作附连半导体芯片用的凹槽10,其尺寸近似等于切口的尺寸。散热装置3安排在基片1的上面,以使凹槽10面朝切